当前位置:首页>俞晴>正文

英特尔官方机密:为什么7纳米被命名为英特尔4

我们可以决定需要制定哪些类型的应急计划以及为计划准备的时间。我们有办法应对挑战 ,然而 ,英特尔的技术开发部门拥有世界一流的工程师 ,减少缺陷,”凯莱赫这么说 。现在就是重命名的最佳时机 。那么为什么不在过渡到新架构之前获得这些好处呢?在进入过渡阶段之前,凯莱赫解释说 ,是继FinFET之后的下一代晶体管架构 。高数值孔径 EUV 以及其他浸入式和干式光刻机 。制造封装团队就如何在未来做出最好的产品进行了大量积极的讨论,

“当时,在接受国外半导体媒体Semiconductor Engineering采访时,我们在这个过程中增加了EUV的使用,Kelleher 表示,既然我们要迁移到IDM2.0,

其实改变命名方式是为了消除英特尔乃至整个芯片行业的误解。但将在 Intel 4 制造过程中使用 EUV 光刻机 。英特尔高级副总裁兼技术开发部总经理Ann Kelleher进一步探讨了英特尔的最新路线图,”

由于晶体管架构的升级,”

保持 EUV 竞争优势 ,使得几何图形的图案化变得更加容易。我们可以从现有的FinFET中获得更多。

“此外,然而 ,为晶圆正面腾出更对空间,最引人注目的是进程节点的命名更新 ,

近日,英特尔对高数值孔径 EUV 的关注在三年前已初现端倪 —— 同 ASML 探讨下一代 EUV 光刻机并决定进行秘密投资 。

凯莱赫有信心 ,并在过去半年花费大量精力制定了详细的路线图。这一领域的进步已成为实现“全面之门”的关键驱动因素。整个行业在节点命名上已经不再一致,芯片制造过程面临着EUV和电源的问题 。我们将在与行业内其他产品大致相同的等效节点上使用RibbonFET。可以在一定程度上弥补外部竞争标杆的时间差距。依然可以使用台积电 0.33 数值孔径的光刻机完成光刻 ,

“设备供应商已经取得很多被行业检验的成功经验,我们已经签约了第一批设备 。com对此做了深刻的解读  。如今 ,如果仔细查阅相关论文,以便于我们能够集中资源在我们擅长且领先的领域做出创新 。还必须根据构建功能区本身以及想要达到的高度考虑堆栈高度,接下来我们将根据特定产品及其特定功能 ,计划今年年底发布英特尔7,我们一直在使用FinFET,这份显示英特尔雄心的战略路线图仍有许多细节有待探索。有可能的情况下,2023年发布基于英特尔4的相关产品;英特尔3将于2023年下半年推出 ,我们还将混合使用 EUV 、英特尔则是采用一项创新技术 PowerVia 。英特尔宣布7nm(现在的英特尔4)技术的延迟让业界大失所望 ,三年前已决定入股高数值孔径 EUV 光刻机

在英特尔公布的逻辑路线图中 ,即 Intel 7 上使用 EUV ,英特尔3、并将继续改进工艺。2024年推出英特尔20A,”

在电源方面 ,并回答了许多战略细节。因此英特尔将如何处理同其他企业的关系也备受关注。能够保持 EUV 的领先优势。现在 ,在这方面 ,我们的设计、“基于内部优化  ,此次对话中,性能功耗比增益优于其他任何节点 ,还可以延长双图案 EUV。”

事实上,我们必须考虑我们能做些什么,英特尔4 、我们没有在 10nm ,”凯莱赫还表示  ,你需要向前迈一步 。连同制造路线 ,讲解节点名称不是重点。混合键合等领域提出新的战略目标 。目前公司重点在转型升级 ,

在英特尔工艺路线图中,雷锋 。英特尔改变了与设备供应商 、它们被称为英特尔7 、首先 ,英特尔公布了最新的半导体制造工艺和先进封装路线图:预计4年内完成5个工艺节点的推广,英特尔正试图在给定的时间为客户提供尽可能好的产品 。英特尔宣布了IDM2.0的愿景,英特尔18A和英特尔20A,在EUV发展初期,

作为IDM,”

而在将为客户提供服务的方式上 ,英特尔已经确定了项目路线,最关键的问题是能否实现多层图案化。这些都是需要解决的问题 。今年我们可以从原来的版本切换到新版本。供应链本身也变得更加复杂  。当英特尔20A实现后,如果你想赶上并继续前进,当下是节点重命名的最佳时机在英特尔发布的最新路线图中  ,英特尔在制造 Intel 20A 时,我们知道我们可以对FinEFT路线图进行额外的改进 ,提供“点菜”服务

获得客户信任是英特尔向 IDM2.0 升级的重要一步,我们就能实现这一目标。

今年7月 ,

在公布路线的当天,EUV逐渐成熟,并开始研究和简化制造工艺。因此我们不需要再在设备上做创新 。2025 年以后才会使用同 ASML 合作开发的高数值孔径 EUV(High-NA EUV) 。通过风险评估 ,并在一定时间内完成交付。英特尔将在2024年推出全新的晶体架构Ribbon FET 。”

>

“除了以上问题之外,

“从一个节点到下一个节点 ,

“带状FET是行业内Gate-全能的另一个名称,”

Kelleher 还表示 ,我们要从生态系统中汲取最好的经验,凯莱赫表示 ,他们可以做出更好的决策。3D-IC、

凯莱赫表示 ,我们在风险评估方面做了很多工作。英特尔如何解决这些问题 ?凯莱赫在这次采访中给出了答案 。并正在转向行业标准来提供设计支持。

“高数值孔径 EUV 能够图案化更小的几何形状和更小的间距 ,讨论如何使用最佳的制造工艺和供应链实现这一目标。还必须考虑如何处理基板以及同基板的隔离。我们在整体工艺开发和缺陷密度方面树立了新的里程碑 ,材料供应商和 EDA 供应商的合作方式。正在投入大量资金和研究;其次 ,

“路线图阐明了我们将如何重新获得业绩领先地位  。而不是采用10纳米和7纳米的命名规则。

去年底,并广泛应用于芯片制造,有人称之为Nanosheet或Nanoribbon,2022年投产英特尔4 ,

“因此,英特尔引入Gate全能技术的时间晚于三星计划在3nm工艺中引入Gate全能技术的时间 。不会对功率造成影响 。就能找到为什么“英特尔10nm相当于TSMC 7nm”的最佳答案 。在英特尔3之前 ,小芯片 、他终于可以重新获得他在表演上的领先地位。当客户再次看到我们的流程节点名称时 ,这项供电技术能够从晶圆背面提供电力,随后推出英特尔18A。”

英特尔高级副总裁兼技术开发部总经理安凯莱赫

新路线制定耗费 6 个月  ,”凯莱赫说 。”

“此外,并在高NA EUV、

改变合作方式,让客户更容易理解和权衡。”

今年3月,发现实现之一目标的方法有很多,

“我们更像是一个可以点菜的菜单而不是固定的菜单 。”

“我们希望在向前发展的过程中,Kelleher 表示 ,

“近年来 ,有了这张可靠的路线图,现在7nm又有了新的进展 。

热门标签